FPGA

关于FPGA读写SDRAM问题？

2019-07-16 00:30发布

站内问答 / FPGA
11106 10 1488
我的设计中，ADC采集的数据（adc采集的速率20M）经过FPGA内部构建的ADCFIFO，SDRAM读ADCFIFO的数据写进SDRAM中，数据再由SDRAM读出送给FPGA内部构建的mcuFIFO中，（sdram读写频率为90MHZ）,数据经过MCUfifo后输出DATAOUT(8位数据)，得到的数据存在以下问题：

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
10条回答
成长中的原始人
2019-07-16 18:17
fifo输出正确吗？

一周热门 更多>