{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 classicguy 的问题《virtex6配置电路设计问题求助》','https://www.xiaopingtou.net/q-48118.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
我使用的是virtex6下的HX38OT-1155,并没有使用官方推荐的system ACE配置方式，只采用JTAG配置模式。配置bank0设计原理图和附件，第一次设计硬件，有的地方可能有问题，还希望发现问题的诸位不惜赐教。谢谢！
-
bank0 原理图
-
-
u1_hiersym _ FPGA_Configuration.pdf
下载积分: 积分 -1 分
84.03 KB, 下载次数: 5, 下载积分: 积分 -1 分 bank0原理图
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
一周热门 更多>