FPGA

流水灯

2019-07-16 00:32发布

站内问答 / FPGA
3792 2 1609
module led(led,clk);
input clk;
output [7:0] led;
reg[7:0]led_out;
reg[25:0]buffer;
always@(posedge clk)
begin
buffer<=buffer+1'b1;
if(buffer==26'd25000000)
begin
led_out=led_out<<1;
if(led_out==8'b00000000)
led_out=8'b00000001;
end
end
assign led=led_out;
endmodule
执行这个程序的过程是在下载到板子上后约0.5s（26'd25000000约为0。5）LED[0]亮之后再流水灯吗？其中
buffer并未赋值，时默认为0吗？？求助

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
seuchenrui
2019-07-16 03:39
buffer是个寄存器，不赋初值会是不定态。建议整个复位。

一周热门 更多>