FPGA

时序仿真中怎么查看内部信号的变化

2019-07-16 00:32发布

站内问答 / FPGA
1902 1 921
quartus中调用modelsim进行gate level仿真，但是在sim窗口中的信号变得很怪，不能像rtl仿真中一样往wave窗口中加信号
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
elec056
2019-07-16 06:08
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>