关于编写AD/DA的verilog程序

2019-07-16 00:32发布

新人一枚,初学verilog以前用的VHDL都是稍微会一些,写的都是小程序,没有写过AD  DA 的程序,对于这类的初始化配置之类的不清楚怎么弄,是不是在开头要对时钟,采样模式,format之类的配置呢,求教!!!现在要写一个8位DA CS4382,由于对这类没有经验,不知道怎么入手,可以先从简单的开始吧,所以请教一下具体该怎么做,或者有没有此类详细的教学呢,谢谢
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。