FPGA

用Verilog HDL写个蜂鸣器小程序

2019-07-16 00:34发布

站内问答 / FPGA
7143 3 1498
本帖最后由 starnsky 于 2014-8-8 14:42 编辑

用Verilog HDL写个CPLD的蜂鸣器控制小程序，实现对蜂鸣器响声次数的控制，向大家求教了！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
starnsky
2019-07-16 03:22
小鶏 发表于 2014-8-8 15:12
功能描述可不可以具体点？

用LC4064写个程序当温度过高或者风扇故障时，通过蜂鸣器分别报警响两声和三声。谢谢了！

一周热门 更多>