用的很简单的verilog 程序，步骤都是按照教程来的，但是仿真结果输入总是高阻态，试了很多不同的程序都是同样的问题
module xor_2(y,a,b
    );
   output y;
input a;
input b;
assign y=a^b;
endmodule

testbench:
initial begin
  // Initialize Inputs
  a = 0;
  b = 0;
  // Wait 100 ns for global reset to finish
  #100;
        
  // Add stimulus here
  #10 (a,b)=2'b01;
  #10 (a,b)=2'b10;
  #10 (a,b)=2'b11;
  #10 $stop;
  
end