FPGA

FPGA 外置复位电路怎么设计比较好？

2019-07-16 00:38发布

站内问答 / FPGA
5944 7 1420
从Cyclone III handbook 上看，FPGA内部是包含POR, 即上电复位的，但是我习惯自己加一个reset。如果用电阻和电容搭建的reset电路，功能上是可以满足要求，但是这种电路好像不是很稳定。如果用max810之类的芯片实现reset功能，我有点担心，因为max810也是上电输出复位，而FPGA也是上电开始config，这两者会不会有冲突？有用过类似功能的朋友吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
Rising2013
2019-07-16 04:17
谢谢zhou2sheng的回复，其实软件采样的方式，是补救的方式，我以前也用的。从硬件角度就消除，至少在信号进FPGA之前就消除这才是预防/根治的办法。了解过一些，一般硬件电路通过串电阻，或者并电容来消除毛刺（RS触发器可以在FPGA内部可以实现，就没必要在外面加硬件电路了）。其实我更想知道有没有简单稳定的电路，通过一个小IC，就可以了，不要分立元件实现，也不要有POR功能。这次还是准备先用分立元件实现，在原来的基础上并一个电容，加一个回流二极管，max810担心的问题，以后在FPGA板子上再试。大家有好的想法的话，继续讨论啊。
RST.png

一周热门 更多>