FPGA

FPGA 外置复位电路怎么设计比较好？

2019-07-16 00:38发布

站内问答 / FPGA
5945 7 1420
从Cyclone III handbook 上看，FPGA内部是包含POR, 即上电复位的，但是我习惯自己加一个reset。如果用电阻和电容搭建的reset电路，功能上是可以满足要求，但是这种电路好像不是很稳定。如果用max810之类的芯片实现reset功能，我有点担心，因为max810也是上电输出复位，而FPGA也是上电开始config，这两者会不会有冲突？有用过类似功能的朋友吗？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
7条回答
Rising2013
2019-07-16 11:39
z00,你说的内部reset是怎么用的？是设计的代码中就没有reset端口，让FPGA自己clear？还是通过enbble DEV_CLRn来实现，还是其他，能说得具体一点吗？内置的似乎不管哪一种，都没法实现需要置位（初始值不是0）的情形.

谢谢cc2420，似乎你说的延时可设，还是没有打消我对reset外置电路和FPGA都是POR可能带来冲突的当心，其实如果有人在现实中真正用过就最有说服力了。

一周热门 更多>