FPGA

fpga编译综合时间过长？

2019-07-16 00:38发布

站内问答 / FPGA
10206 1 1041
朋友们，xinlinx有没有增量编译的技术，最近做个工程占用了快80%，用了比较多的ip核，每次改一个参数就要重新综合半天，这样调试效率实在太低，我用的是ise13.2，和工具有关系么？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
小工兵
2019-07-16 03:54
电脑配置太低也会导致编译缓慢的

一周热门 更多>