altera 的fpga中ddr2-IPcore的使用

2019-07-16 00:40发布

tica, Arial, sans-serif">我按ALTERA的文档emi.pdf中的操作使用HPC-II生成了DDR2的控制及phy。按pdf设置了ddr2_example_top.v为顶层文件。
1、观察仿真波形,发现数据DQ和DQS在写的命令出来前就开始变化了,不知道什么原因?
2、程序下载到板子,从signaltap中发现local 端数据、读写请求和local_ready都有,可为什么mem_cs、mem_we、mem_ras等memory端的信号都不变化?





请做过的大虾指点。

友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。