FPGA

在下载时FPGA分频的问题

2019-07-16 00:42发布

站内问答 / FPGA
6617 3 1766
各位大哥，大家好！ 我想问下我在用VHDL设计CPU时，在时钟周期在200ns时，仿真出来的结果是正确的，例如Reg中数据的变化为0000-1111-3333-3334。但当我想下载到板子上，就把频率分频到1HZ，但此时再次仿真结果均为0000，在板子显示的结果也只是0000。这种情况该怎么办？有可能是什么问题？怎样才能使板子输出正确的结果  开发板的晶振为50MH。  谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
hellobingo
2019-07-16 01:17
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>