FPGA

多个模块共用inout总线

2019-07-16 00:45发布

站内问答 / FPGA
19671 2 1297
各位大大，请问下多个模块共用inout总线如何处理，主要是顶层的例化如何处理，inout类型只能定义为wire，无法定义为reg，因此不能在always模块中选择，请问下如何操作
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
zxcvzh
2019-07-16 04:15
输入 时，直接接各模块的输入引脚。输出时，添加使能信号，采用多层判断语句

一周热门 更多>