事情是这样滴~~~楼主是一只小菜鸟，导师让写一个OFDM的
FPGA软件
仿真现在已完成1，伪随机序列产生，数据加扰，卷积编码，现在试着用Quartus自带的Viterbi IP核实现Viterbi译码，但是问题出现了~~~~
下图是没有加载IP核的工程功能仿真波形图：
加载Viterbi IPCore之后的波形仿真图：
两张图中很明显的是前面已经验证通过的的两个信号后面没有了，我觉得如果是后面的IPCore的问题的话，前面的两个信号不至于是这个情况吧。。。深深的疑惑中，敬请各位大神来解惑。。。小弟不胜感激，就此谢过~~
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 scq0214 的问题《Quartus VHDL程序问题》','https://www.xiaopingtou.net/q-48344.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
一周热门 更多>