FPGA

一个verilog语法问题

2019-07-16 00:46发布

站内问答 / FPGA
4176 3 1123
     sda_i <= address_byte[num[2:0]];    这句代码是错的，但我想实现如代码中所示的功能，即address_byte的位宽选择是个变量num[2:0]，怎么实现呢？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
天、
2019-07-16 04:41
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>