FPGA

DDR3 IP 初始化控制问题，local_init_done信号一直不拉高

2019-07-16 00:54发布

站内问答 / FPGA
6300 8 1362

tica, Arial, sans-serif">
最近在做DDR3的项目，使用的是stratix iv芯片，使用PHY II产生的核中有的example仿真时发现local_init_done信号过了有劲6000us才拉高，反正用了有一个小时，本来以为可能是tb的问题，但到最后上板调试的时候却也发现local_init_done信号一直没有拉高，有大神遇到过同样的问题么，解决方法是什么


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
愤怒的企鹅
2019-07-16 01:36
这个问题我遇到过，不过是DDR2的phy_init_done一直拉不高，觉得它死在那个状态的原因是DDR2 IP核初始化过程会有验证过程，如果验证出错就认为初始化没有完成，所以就死在那个状态一直在验证。
首先你要确认DDR2 IP 核上的所有信号是否都用到了，我当时有过因为DM引脚没有分配造成初始化无法完成。
然后就是确认硬件没有问题，例如DDR2芯片是好的，电压是正常的等，我当时因为DDR2 芯片有过问题，一直不能初始化完成。

一周热门 更多>