FPGA

DDR3 IP 初始化控制问题，local_init_done信号一直不拉高

2019-07-16 00:54发布

站内问答 / FPGA
6321 8 1362

tica, Arial, sans-serif">
最近在做DDR3的项目，使用的是stratix iv芯片，使用PHY II产生的核中有的example仿真时发现local_init_done信号过了有劲6000us才拉高，反正用了有一个小时，本来以为可能是tb的问题，但到最后上板调试的时候却也发现local_init_done信号一直没有拉高，有大神遇到过同样的问题么，解决方法是什么


友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
tanmaoqin
2019-07-16 10:33
小计地盘 发表于 2014-3-15 08:59
生成核的时候给的例子按理说可以验证你的设计对不对，但是吓到板子也是这个问题

您好！请问你的DDR3初始化问题解决了吗？是哪里出问题了呢！我也是这个问题 解决不了，下载到KC705开发板上后，初始化信号一直无法拉高，管脚啥的分配全是严格按照开发板原理图设置的。。。谢谢！急求答案哇

一周热门 更多>