FPGA

FPGA疑问关于“复位”“十进制”“状态机初始状态”

2019-07-16 00:55发布

站内问答 / FPGA
6446 3 1042
随着FPGA学习深入，有以下问题求高手帮忙
1，复位信号往往高扇出，那复位越少越好，有的就不需要复位，比如分频器的计数，那哪些地方都可以不复位呢？

2，verilog中使用数值判断之类的，使用十进制和二进制表示有没有什么影响？

3，好的状态机写法是，在状态判断的组合逻辑always块中，最好先定义一个初始化状态，case中最好定义一个默认状态，初始化状态是不是必要，定义为全零好还是不定态“x“好呢。

困扰好久了，求解答，谢谢
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
funbo
2019-07-16 04:28
来人帮忙啊，怎么没人捏

一周热门 更多>