FPGA

FPGA中RAM能实现一个时钟内并存和并取

2019-07-16 01:02发布

站内问答 / FPGA
5421 4 1090
请问高手们，在FPGA的ram能实现一个时钟内存8个数，然后也可以一个时钟内去8个数，同时存和取的地址不是连续的。请问这个能实现，怎么实现
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
4条回答
youzizhile
2019-07-16 03:31
要想在fpga中一个时钟存取8个RAM数据，则可以采用8个并行RAM块，也能实现同时一个时钟读写8个数据。

一周热门 更多>