FPGA

setup slack 为负值咋办

2019-07-16 01:05发布

站内问答 / FPGA
3645 1 1143
请问，建立时间裕量为负值该怎么处理。
QQ图片20131202103759.jpg
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
hello_2012
2019-07-16 05:19
1:确定约束是否正确，有没有过约束
2：根据时序计算公式分析时序余量为负原因
3：根据不同原因进行处理，基本方法就是减少两个寄存器之间的路径延时

一周热门 更多>