verilog vhdl

2019-07-16 01:06发布

新手求助,个位牛人能不能讲一下在ISE下verilog和vhdl的混合编程能不能实现?能不能给一个具体的例子
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。