FPGA

modelsim时序仿真总是出错为什么

2019-07-16 01:06发布

站内问答 / FPGA
6511 2 1550
在使用quartusii modelsim仿真时。。功能仿真可以好用，。但是时序仿真就出错。。无论是手动打开modelsim,还是直接调用。。时序仿真就是出错。。没有输出。。但是用quartus自带的vwf那个仿真时。。功能和时序仿真就都好用。。到底什么原因呢。。。。谁能给指点一下
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
A670521546
2019-07-16 07:07
可能是没有加载库文件

加载myasic.sdf文件到myasic模块中

一周热门 更多>