本帖最后由 萌萌雨 于 2013-11-25 17:45 编辑
1、三年以上
FPGA或ASIC
芯片前端设计工作经验;
2、熟悉Verilog语言,具有扎实的RTL设计经验;
3、熟悉Xilinx/Altera FPGA器件特性;
4、有视频/图像处理算法开发经验;
5、有软硬件协同开发经验;
6、熟悉DDR3控制器、DMA设计、SOC总线设计(AMBA)等
7、具有团队合作精神、责任心强、上进好学、工作细心。
待遇:年薪10-20万;
五险一金、包两餐
工作地点:长沙市开福区
有意向请联系:15200329505
一周热门 更多>