FPGA

关于verilog中always块里阻塞赋值的问题

2019-07-16 01:14发布

站内问答 / FPGA
6429 8 942
本帖最后由 laihuadewuyu 于 2013-10-12 12:22 编辑

在用verilog hdl 编写代码的时候，为了得到一个上升沿突变信号，我这样处理的
always @ （posedge clk）
begin
sig_out=1‘b0；
sig_out=1’b1;
end
这样写有效果吗？？？？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
(金)
2019-07-16 21:04
取反啊                sig_out=~sig_out

一周热门 更多>