如何用FPGA实现和炫音

2019-07-16 01:16发布

小弟,想用Verilog HDL编写一个能实现和炫音的程序,比如“Do”音,需要基音和许多的谐音,如何把它们合成一个音?
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。