1.verilog里的$display系统函数是否能被quartusII9.0支持，在哪里能看到运行的结果？

2.一个半加器的verilog文件如下
`timescale 1ns/100ps
module abc(a,b,sum,c);
        input a,b;
        output sum,c;
       
        assign #2 sum=a^b;
        assign #5 c=a&b;
endmodule
输入a,b的波形是周期波形，反相，周期相同，按理说输出sum应该是一直高电平，但quartusII9.0
的仿真结果是周期性出现低电平，约为0.5ns的宽度，这是为什么啊？能不能消除这些低电平？

请高人指点一下迷津，谢谢！