FPGA

波特率发生器

2019-07-16 01:24发布

站内问答 / FPGA
5333 3 1561
请问如下这个程序，究竟是多少分频的？实际上是想实现16倍波特率的分频，正常分频系数应该是208，可我怎么觉得他这么写的话，就是209分频了呢？
  1. entity baud is
  2. port(clk:in std_logic;
  3. bclk: out std_logic
  4. );
  5. end baud;
  6. --*************************************************
  7. architecture b of baud is
  8. begin
  9. process(clk)
  10. variable cnt:integer:=0;
  11. begin
  12. if (clk'event and clk='1') then
  13. if cnt>=208 then cnt:=0;bclk<='1';
  14. else cnt:=cnt+1;bclk<='0';
  15. end if;
  16. end if;
  17. end process;
  18. end b;
复制代码
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
motormouth
2019-07-16 02:12
你的理解是对的。

一周热门 更多>