FPGA

verilog和vhdl是否可以共同组成一个工程

2019-07-16 01:27发布

站内问答 / FPGA
4181 2 1244
一个工程，一部分是用verilog编写的，而另一部分是用VHDL编写的，请问这样可以构成一个工程吗？还是只能使用一种语言编写才能建立个工程？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
eeyang
2019-07-16 06:10
可以，但vhdl里面不能混有verilog，verilog里面不能混有vhdl来自: Android客户端

一周热门 更多>