FPGA

verilog和vhdl是否可以共同组成一个工程

2019-07-16 01:27发布

站内问答 / FPGA
4185 2 1244
一个工程，一部分是用verilog编写的，而另一部分是用VHDL编写的，请问这样可以构成一个工程吗？还是只能使用一种语言编写才能建立个工程？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
yoonssica
2019-07-16 07:10
eeyang 发表于 2013-8-4 16:18
可以，但vhdl里面不能混有verilog，verilog里面不能混有vhdl

那如何将两部分衔接起来呢？？？？？？？

一周热门 更多>