FPGA

DDR2高速读写控制

2019-07-16 01:29发布

站内问答 / FPGA
5687 2 1420
在Siga-S16开发板使用ddr2操作读写数据时 怎么判断读写数据命令是否执行完毕 如果根据fifo的输出count进行读写数据命令的发送 要求高速时会出错 目前只能自己加延时等待 降低速度保证数据的正确 请教怎么提速啊
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
2条回答
yoeksome
2019-07-16 05:37
就这么沉了 求高手指点一下

一周热门 更多>