FPGA

新手求助，一个简单的程序

2019-07-16 01:30发布

站内问答 / FPGA
7202 8 1642
QQ截图20130710165918.jpg QQ截图20130710165757.jpg
一个按照书上写的，一个自己写的都有错，找不出原因来，求助，谢谢啦
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
8条回答
qq244753440
2019-07-16 01:54
如果第一个图片上面的程序是书上的  第二个是你的程序的话  首先，在module后面你没有添加端口定义  ，其次，你的中间程序中国，没有添加I/O说明  就是input output
每个verilog程序包括四个主要部分：端口定义、I/O说明、内部信号声明、功能定义

一周热门 更多>