FPGA

ISE用Modelsim SE仿真出错，请大家帮忙看看

2019-07-16 01:30发布

站内问答 / FPGA
3918 19 1414
刚装几天ISE和Modelsim SE，仿真从来没成功过。波形图中显示输入的变量全为高阻，输出变量当然就没有值全为红线。
下面是Transcript中的最后几行，大家看看这显示什么问题,谢谢了!
# Top level modules:
#     glbl
# vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -voptargs="+acc" -t 1ps work.top glbl
# ** Note: (vsim-3812) Design is being optimized...
#
# Loading work.top(fast)
# Loading work.glbl(fast)
# .main_pane.wave.interior.cs.body.pw.wf
# .main_pane.structure.interior.cs.body.struct
# .main_pane.objects.interior.cs.body.tree

VSIM2>





Transcript Transcript
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
wenqiinn
2019-07-17 03:45
这是代码，11分频，占空比不是50%
`timescale 1ns / 1ps
module test (clk,reset,clk11);
input clk,reset;
output clk11;
reg [3:0]i;
reg clk11;
always @( posedge clk)
    begin
            if(!reset)
             begin  
                i<=4'b0;
                 clk11<=0;
             end
       else if(i==4'd5)
             begin
                clk11<=~clk11;
                i<=i+4'b1;
             end
       else if(i==4'd10)
             begin
                i<=4'b0;
                clk11<=~clk11;
             end
       else
          i<=i+4'b1;
    end                 
endmodule

一周热门 更多>