FPGA

ISE用Modelsim SE仿真出错，请大家帮忙看看

2019-07-16 01:30发布

站内问答 / FPGA
3862 19 1414
刚装几天ISE和Modelsim SE，仿真从来没成功过。波形图中显示输入的变量全为高阻，输出变量当然就没有值全为红线。
下面是Transcript中的最后几行，大家看看这显示什么问题,谢谢了!
# Top level modules:
#     glbl
# vsim -L xilinxcorelib_ver -L unisims_ver -L unimacro_ver -lib work -voptargs="+acc" -t 1ps work.top glbl
# ** Note: (vsim-3812) Design is being optimized...
#
# Loading work.top(fast)
# Loading work.glbl(fast)
# .main_pane.wave.interior.cs.body.pw.wf
# .main_pane.structure.interior.cs.body.struct
# .main_pane.objects.interior.cs.body.tree

VSIM2>





Transcript Transcript
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
19条回答
wenqiinn
2019-07-17 09:30
cleusewitz 发表于 2013-7-10 10:43
你看看Transcript 里有没有  一般有命令的应该

这是在Quartus用Modelsim Altera仿真的，我标出来的红 {MOD}字体是在ISE Modelsim SE仿真时没有的，能看出是啥问题吗
# Top level modules:
#     test_vlg_tst
#
# vsim -t 1ps -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneii_ver -L rtl_work -L work -voptargs="+acc"  test_vlg_tst
# vsim -L altera_ver -L lpm_ver -L sgate_ver -L altera_mf_ver -L altera_lnsim_ver -L cycloneii_ver -L rtl_work -L work -voptargs="+acc" -t 1ps test_vlg_tst
# Loading work.test_vlg_tst
# Loading work.test
#
# add wave *
# view structure
# .main_pane.structure.interior.cs.body.struct
# view signals
# .main_pane.objects.interior.cs.body.tree
# run -all

一周热门 更多>