FPGA

CPLD数据转换问题

2019-07-16 01:42发布

站内问答 / FPGA
9951 1 1140
如何用CPLD实现将36MHz的数据输入转成74.25MHz数据输出。数据不丢失
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
Huntersjm
2019-07-16 04:15
我觉得你这样做不可行，如果一个36MHz产生的数据，放到72MHz输出，那么产生100个，需要输出200个，这样肯定不行啊。如果是两位36MHz倒是有可能。

一周热门 更多>