关于sdram的读取问题

2019-07-16 01:42发布

本帖最后由 unpopfeng 于 2013-4-26 15:51 编辑

特权同学你好,我正在看你所写的《深入浅出玩转FPGA》,在做里面的DIY数码相框,我想问问,如果SDRAM的读出数据出现读空现象,会是什么原因呢?
另外我很奇怪,,实际程序时钟50M,sdram时钟100M,signaltap采样时钟50m;SD卡读出数据频率是50M,但是VGA显示里,行有效时间是800ns? SDRAM读数据周期是1ns?这又是为什么呢?
如果你有空,就麻烦你了 ST.JPG
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
6条回答
Lisely
2019-07-16 12:56
特权同学 我想对这里的采样时钟提下问:
1.chipscope或者signatap采样分析信号应该是将其存在内部的ram,那么对于同步的时钟下的同步信号,高低电平的,应该是对着其信号频率来,可以在信号输出时给出一个系统周期的输出有效信号,那么只要设置触发,就能得到需要观察的信号;
2.对于观察波形,为什么这里会有奈斯定理呢?我分析认为,这其实是和示波器原理一样,虽然我们知道采集存取下来的信号仍然是离散,再将其绘成波形,但是由于人眼来观察,而人眼结构有低通滤波的效果,因此满足奈斯定律能保证人眼能够正确看到波形信号 ,便于直观分析观察。
个人觉得,奈奎斯特定理并不是说要采集信号都要满足,而是对于观察一些波形信号最好满足,不然低于那个频率,就会出现假频,倒频等等。而一些总线宽度的信号,要每次有效信号周期采样,做到不遗漏一个周期内的信号就可以了,即频率最好相等,越接近越好,看时机分析的需要而定。
以上个人分析,如有偏颇和不同,还请一定赐教交流。多谢。

一周热门 更多>