专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
FPGA
关于sdram的读取问题
2019-07-16 01:42
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
FPGA
7818
6
1598
本帖最后由 unpopfeng 于 2013-4-26 15:51 编辑
特权同学你好,我正在看你所写的《深入浅出玩转
FPGA
》,在做里面的DIY数码相框,我想问问,如果SDRAM的读出数据出现读空现象,会是什么原因呢?
另外我很奇怪,,实际程序时钟50M,sdram时钟100M,signaltap采样时钟50m;SD卡读出数据频率是50M,但是VGA显示里,行有效时间是800ns? SDRAM读数据周期是1ns?这又是为什么呢?
如果你有空,
就麻烦你了
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
6条回答
Lisely
2019-07-16 18:47
不好意思 我需要对上面的观察波形部分作一些修正,众所周知,如果一个信号 频率过快,用肉眼是观察不到真实的波形的,就像用示波器去观察一个100MHz的信号,由于扫频频率以及余辉,设置正确的采样点数也是用肉眼直观看出来的,可以看到“重影”,这里我喜欢看频谱(math:FFT)。因此,我认为对于波形也应该是在肉眼(眼睛截止频率处)可以达到的频率用signaltap采样满足奈斯定理才能直观看到正确波形,对于那些很高的波形信号,其实满足奈斯定理也是没问题的,只是你也不能直观看的清楚,我认为太高(超出肉眼分辨)的频率下满足能不漏掉每个周期的有效信号就可以了,能够我们分析就好。
加载中...
查看其它6个回答
一周热门
更多
>
相关问题
如何用FPGA驱动LCD屏?
5 个回答
请教一下各位专家如何用FPGA做eDP接口?
6 个回答
FPGA CH7301c DVI(显示器数字接口)没有数字输出
7 个回答
100颗FPGA的板子,开开眼界
6 个回答
求教自制最小系统版
10 个回答
相关文章
嵌入式领域,FPGA的串口通信接口设计,VHDL编程,altera平台
0个评论
Xilinx的FPGA开发工具——ISE开发流程
0个评论
基于FPGA的详细设计流程
0个评论
干货分享,FPGA硬件系统的设计技巧
0个评论
一种通过FPGA对AD9558时钟管理芯片进行配置的方法
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
FPGA
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
一周热门 更多>