tica, sans-serif, 宋体">深入浅出玩转FPGA 基于EP1C3的进阶实验中，读SDRAM代码的时候碰到下面这段代码：
assign sdram_wr_ack = ((work_state == `W_TRCD) & ~sys_r_wn) | (work_state == `W_WRITE)
| ((work_state == `W_WD) & (cnt_clk_r < 9'd6)); //写SDRAM响应信号,作为wrFIFO的输出有效信号
// (cnt_clk_r < 9'd6) ？？？ 是为了限定在写状态开始的前几个时钟吗？
assign sdram_rd_ack = (work_state_r == `W_RD) & (cnt_clk_r > 9'd1) & (cnt_clk_r < 9'd10); //读SDRAM响应信号
//(cnt_clk_r > 9'd1) & (cnt_clk_r < 9'd10)
加粗部分的代码有什么作用呢？为什么要这样写？请特权同学指教，谢谢！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 flyriz 的问题《深入浅出玩转FPGA－读SDRAM代码的一个疑惑》','https://www.xiaopingtou.net/q-49377.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
一周热门 更多>