FPGA

关于quartus 11的错误

2019-07-16 01:50发布

站内问答 / FPGA
6563 1 1101
新手求救，这是一个很简单的程序，但是编译时老是说有错误，这是怎么回事，我用的是quartus 11 9.1版本
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENtiTY decoder IS
        PORT(A,B,C:IN BOOLEAN;
                 Y:OUT BOOLEAN);
END ENTITY decoder;
ARCHITECTURE FUN OF decoder IS
      BEGIN
      PROCESS (A,B,C)IS
      BEGIN
         VARIABLE N:BOOLEAN;
         BEGIN
         IF A THEN N:=B;
         ELSE N:=C;
         END IF;
         Y<=N;
         END PROCESS;
END ARCHITECTURE FUN;



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
1条回答
youzizhile
2019-07-16 01:55
library ieee;
use ieee.std_logic_1164.all;
ENTITY decoder IS
         PORT(A,B,C:IN BOOLEAN;
                  Y:OUT BOOLEAN);
END ENTITY decoder;
ARCHITECTURE FUN OF decoder IS
begin
       PROCESS (A,B,C)IS
          VARIABLE N:BOOLEAN;
                         BEGIN
          IF A THEN N:=B;
          ELSE N:=C;
          END IF;
          Y<=N;
          END PROCESS;
END ARCHITECTURE FUN;
红 {MOD}部件修改成这样就可以了。你的begin位置不对。我已经编译通过了。

一周热门 更多>