有关宏的概念不是很清楚

2019-07-16 01:50发布

在用verilog HDL设计FPGA程序时,涉及到“宏”的概念,对此我不是很清楚,有哪位高手帮忙解释一下?谢谢了
友情提示: 此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。