程序如下：
LIBRARY IEEE;
USE IEEE.STD_LOGIC_1164.ALL;
ENtiTY clkgenerator IS
    PORT(clk:out std_logic);
END ENTITY clkgenerator;
ARCHITECTURE one OF clkgenerator IS
  begin
    process
     begin
      wait for 200 ns;
        clk<='0';
      wait for 200 ns;
        clk<='1';
    end process;
end one;  

可在quartus ii 9.0中编译时出现以下错误信息：
Error (10533): VHDL Wait Statement error at clkgenerator.vhd(10): Wait Statement must contain condition clause with UNTIL keyword，看它的意思是wait 好像要有关键字until联用，但是我就是想用wait for来实现，不知问题出在哪里 。请各位大侠看看。谢谢，不胜感激。