FPGA

关于VHDL中的信号读取问题，求解答

2019-07-16 02:05发布

站内问答 / FPGA
16300 3 901
本帖最后由 Leo_Tseng 于 2012-10-1 17:40 编辑

在VHDL中，a:=b;c:=a;为什么不能在同一进程中出现？变量的值不是立即变化的吗？这样有什么不可以的呢？为什么在verilog中就可以呢

友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
desebo
2019-07-16 11:08
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>