FPGA

FPGA刚上电时管脚电平怎么变化？

2019-07-16 02:08发布

站内问答 / FPGA
6493 3 1003
下面是我做的一个测试。
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
yygy3748
2019-07-16 08:10
因为你的管脚是接在开关上的，所以是处于悬浮状态的。悬浮状态就是一个不定状态。如果接地，那就会一直处于低电平。如果接其它器件的话，就要看情况了。管脚的高低电平可以通过软件来修改。

2.这种变化是硬件电路就固化好的还是可以用软件实现并加以更改呢？
对于这个问题，我觉得是由于那个管脚处于不定状态引起的。它会受到一些其它的信号干扰。

这只是个人看法，只供参考。本人并不懂得FPGA的，原来学了都不到40天。实在抱歉

一周热门 更多>