FPGA

基于cpld的计数器设计，以及通过串口发送到计算机

2019-07-16 02:14发布

站内问答 / FPGA
5479 3 1142
这个过程的verilog语言怎么编写
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
liangb2000
2019-07-16 04:47
其实主要是让你写一个UART

一周热门 更多>