FPGA

基于VHDL的<数字频率计>，求大神们指点一下思路！！！

2019-07-16 02:16发布

站内问答 / FPGA
16799 3 1145
-------------------------------------------------------------------------------------------------------------------------------------------------------------------
《可编程数字系统》课程设计题目 一、课程设计目的熟悉EDA工具，掌握用VHDL语言进行数字系统设计的基本方法和流程，提高工程实践能力。二、设计任务设计一数字频率计，用VHDL语言描述，用QuartusII工具编译和综合，并在实验板上实现，同时提交实验报告。三、功能要求与技术指标所有学生均须实现下述基本功能要求，发挥部分为选作内容，在完成基本功能和指标要求的基础上，可选择完成发挥部分的若干功能指标。1.       基本功能要求（1）      能够测量出方波的频率，其范围50Hz~50KHz。（2）      要求测量的频率绝对误差±5Hz。（3）      将测量出的频率以十进制格式在实验板上的4个数码管上显示。（4）      测量响应时间小于等于10秒。以上（1）~（4）基本功能要求均需实现。2.       发挥部分（1）      提高测量频率范围，如10Hz~100KHz或更高、更低频率，提高频率的测量绝对值误差，如达到±1Hz。（2）      可以设置量程分档显示，如X1档（显示范围1Hz~9999Hz），X10档（显示范围0.001KHz~9.999KHz），X100档（显示范围0.100KHz~999.9KHz）...可以自定义各档位的范围。量程选择可以通过按键选择，也可以通过程序自动选择量程。（3）      能够测量出正弦波和三角波的频率（可以添加外围信号处理电路）。（4）      若是方波能够测量方波的占空比，并通过数码管显示。以上（1）~（4）发挥功能可选择实现其中的若干项。

--------------------------------------------------------------------------------------------------
大神们，指点下小弟吧！！！！！！！！！！！！！！！！！！！！！！！！！！！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
3条回答
assingle
2019-07-16 06:22
 精彩回答 2  元偷偷看……0人看过

一周热门 更多>