architecture Behavioral of cpt_asy is
signal digit : integer range 0 to 15 ;
begin
s_4bit <= std_logic_vector (to_unsigned (digit,4));
想知道to_unsigned (digit,4) 的具体解释。我知道to_unsigned是强制类型转换，但是转换完之后红字部分整体变成了什么，我还是不清楚。为什么写成（digit,4）这个4是哪儿来的？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
{var%20f='http://v.t.sina.com.cn/share/share.php?appkey=1515056452',u=z||d.location,p=['&url=',e(u),'&title=',e(t||d.title),'&source=',e(r),'&sourceUrl=',e(l),'&content=',c||'gb2312','&pic=',e(p||'')].join('');function%20a(){if(!window.open([f,p].join(''),'mb',['toolbar=0,status=0,resizable=1,width=440,height=430,left=',(s.width-440)/2,',top=',(s.height-430)/2].join('')))u.href=[f,p].join('');};if(/Firefox/.test(navigator.userAgent))setTimeout(a,0);else%20a();})(screen,document,encodeURIComponent,'','','https://www.xiaopingtou.cn/data/attach/logo/logo.png', '推荐 dandanyixiao 的问题《问个VHDL中的一个问题》','https://www.xiaopingtou.net/q-50145.html','页面编码gb2312|utf-8默认gb2312'));){kind=link}
你定义的digit为0到15值的整形数据。而现在你要转换为std_logic_vector数据类型，0到15的数据用4为表示就够啦。
一周热门 更多>