FPGA

Quartus II9.0 对原理图进行时序仿真遇到问题

2019-07-16 02:25发布

站内问答 / FPGA
5307 6 1570
对原理图进行时序仿真时，需要通过Node Finder把引脚置入时序仿真列表中，在Node Finder里面的list中缺少了Q端（Q0~Q7）的引脚，一直没弄明白这是怎么回事！（设计的是频率计，进行了前部分仿真，2位十进制计数器counter8和频率计主结构ft_top的设计，后面没做） 1.zip (368.35 KB, 下载次数: 21)



友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
宿命
2019-07-16 08:09
我的D盘格了，QUATUSII 也没了，要不就可以帮你看看了

一周热门 更多>