FPGA

请教一个FIFO应用问题

2019-07-16 02:25发布

站内问答 / FPGA
6696 5 1345
我准备用24位的A/D采集地震信号（加速度芯片采集的加速度值），信号先存入FIFO中，对信号设置一个阈值，当数值超过阈值时报警，并记录报警前30秒地震数据，报警后10秒（30秒也行）的数据。没有报警的数据是不要的。最终将报警的数据存储在SD卡中，我有以下几个问题：
1.信号采样频率1KSPS，我准备用8位的fifo（IDT72系列吧）,这样需要3片才能完成1路的数据缓存，是不是很奢侈啊，有没有比较好的解决办法（我不会FPGA），
2.假设用fifo，问题来了，因为一个地方可能长期都不发生地震，当fifo存满的时候要清除，万一刚一清除，发生了地震，就没有了震前30秒的数据，这个怎么解决

请各位有经验的不吝赐教！
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
5条回答
zhangguangrong
2019-07-16 15:22
ACTEL FPGA内部带上百Kbit的RAM,不占逻辑资源，可软件自动生成FIFO模块,很适合你的要求

一周热门 更多>