专家
公告
财富商城
电子网
旗下网站
首页
问题库
专栏
标签库
话题
专家
NEW
门户
发布
提问题
发文章
电路设计
请问如何优化MOS管栅极驱动电路的设计?
2019-07-16 08:23
发布
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
站内问答
/
电路设计
17565
6
1037
MOS管的驱动对其工作效果起着决定性的作用。在设计时既要考虑减少开关损耗,又要求驱动波形较好即振荡小、过冲小、EMI小。这两方面往往是互相矛盾的,需要寻求一个平衡点,即驱动
电路
的优化设计,请问该如何进行优化呢?可以通过哪些措施来优化?
友情提示:
此问题已得到解决,问题已经关闭,关闭后问题禁止继续编辑,回答。
6条回答
jfdgs
2019-07-16 19:44
栅极电荷QG是使栅极电压从0升到10V所需的栅极电荷,它可以表示为驱动电流值与开通时间之积或栅极电容值与栅极电压之积。现在大部分MOS管的栅极电荷QG值从几十纳库仑到一、两百纳库仑。
栅极电荷QG包含了两个部分:栅极到源极电荷QGS;栅极到漏极电荷QGD—即“Miller”电荷。QGS是使栅极电压从0升到门限值(约3V)所需电荷;QGD是漏极电压下降时克服“Miller”效应所需电荷,这存在于UGS曲线比较平坦的第二段(如图5所示),此时栅极电压不变、栅极电荷积聚而漏极电压急聚下降,也就是在这时候需要驱动尖峰电流限制,这由芯片内部完成或外接电阻完成。实际的QG还可以略大,以减小等效RON,但是太大也无益,所以10V到12V的驱动电压是比较合理的。这还包含一个重要的事实:需要一个高的尖峰电流以减小MOS管损耗和转换时间。
重要是的对于IC来说,MOS管的平均电容负荷并不是MOS管的输入电容Ciss,而是等效输入电容Ceff(Ceff=QG/UGS),即整个0
漏极电流在QG波形的QGD阶段出现,该段漏极电压依然很高,MOS管的损耗该段最大,并随UDS的减小而减小。QGD的大部分用来减小UDS从关断电压到UGS(th)产生的“Miller”效应。QG波形第三段的等效负载电容是:
加载中...
查看其它6个回答
一周热门
更多
>
相关问题
如何打开.DDB后缀的文件
2 个回答
关于AD20 使用出现GPU设备暂停提示
1 个回答
[求助]什么是振荡器?
3 个回答
武汉大学电子科学与技术系2009年工程硕士研究生(集成电路工程和电子与通信工程)招
1 个回答
有做激光测距或相关产品的同行请加入这个群,交流一下技术经验
4 个回答
相关文章
DXP,AD不用新建PCB完美解决 Unknown Pin 和Failed to add class
0个评论
protel Altium Designer的使用总结:覆铜 打印 设置 netlable 快捷键等
0个评论
0805,0603,1206这些封装的名字是什么来的
0个评论
这些机房布线规范你都知道吗
0个评论
AD18集成库无法使用解决办法
0个评论
PCB设计中专业英译术语之综合词汇(基础介绍)
0个评论
PCB设计中的电源信号完整性的考虑
0个评论
PCB-从零开始
0个评论
×
关闭
采纳回答
向帮助了您的知道网友说句感谢的话吧!
非常感谢!
确 认
×
关闭
编辑标签
最多设置5个标签!
电路设计
保存
关闭
×
关闭
举报内容
检举类型
检举内容
检举用户
检举原因
广告推广
恶意灌水
回答内容与提问无关
抄袭答案
其他
检举说明(必填)
提交
关闭
×
打开微信“扫一扫”,打开网页后点击屏幕右上角分享按钮
×
付费偷看金额在0.1-10元之间
确定
×
关闭
您已邀请
0
人回答
查看邀请
擅长该话题的人
回答过该话题的人
我关注的人
栅极电荷QG包含了两个部分:栅极到源极电荷QGS;栅极到漏极电荷QGD—即“Miller”电荷。QGS是使栅极电压从0升到门限值(约3V)所需电荷;QGD是漏极电压下降时克服“Miller”效应所需电荷,这存在于UGS曲线比较平坦的第二段(如图5所示),此时栅极电压不变、栅极电荷积聚而漏极电压急聚下降,也就是在这时候需要驱动尖峰电流限制,这由芯片内部完成或外接电阻完成。实际的QG还可以略大,以减小等效RON,但是太大也无益,所以10V到12V的驱动电压是比较合理的。这还包含一个重要的事实:需要一个高的尖峰电流以减小MOS管损耗和转换时间。
重要是的对于IC来说,MOS管的平均电容负荷并不是MOS管的输入电容Ciss,而是等效输入电容Ceff(Ceff=QG/UGS),即整个0
漏极电流在QG波形的QGD阶段出现,该段漏极电压依然很高,MOS管的损耗该段最大,并随UDS的减小而减小。QGD的大部分用来减小UDS从关断电压到UGS(th)产生的“Miller”效应。QG波形第三段的等效负载电容是:
一周热门 更多>