在大多数的开关功率应用电路中，当栅极被驱动，开关导通时漏极电流上升的速度是漏极电压下降速度的几倍，这将造成功率损耗增加。为了解决问题可以增加栅极驱动电流，但增加栅极驱动上升斜率又将带来过冲、振荡、EMI等问题。优化栅极驱动设计，正是在互相矛盾的要求中寻求一个平衡点，而这个平衡点就是开关导通时漏极电流上升的速度和漏极电压下降速度相等这样一种波形，理想的驱动波形如图6所示。

图6的UGS波形包括了这样几部分：

UGS第一段是快速上升到门限电压；UGS第二段是比较缓的上升速度以减慢漏极电流的上升速度，但此时的UGS也必须满足所需的漏极电流值；UGS第四段快速上升使漏极电压快速下降；UGS第五段是充电到最后的值。当然，要得到完全一样的驱动波形是很困难的，但是可以得到一个大概的驱动电流波形，其上升时间等于理想的漏极电压下降时间或漏极电流上升的时间，并且具有足够的尖峰值来充电开关期间的较大等效电容。该栅极尖峰电流IP的计算是：电荷必须完全满足开关时期的寄生电容所需。