电路设计

有源钳位吸收器电路及其数字实现方式有哪些难点？

2019-07-16 08:38发布

站内问答 / 电路设计
8448 6 921
随着MOSFET击穿电压额定值的增大，导通电阻也会增大。在这样场景中如何消除同步整流器上的电压尖峰和振铃，另外有源-钳位方案优势有哪些？
友情提示: 此问题已得到解决，问题已经关闭,关闭后问题禁止继续编辑，回答。
6条回答
随行者011011
2019-07-17 00:26
半桥拓扑结构的实验结果

对半桥拓扑结构进行了额外的实验验证，额定输入为48 V，额定输出为9 V、200 W，开关频率为180 kHz。




图14. 有源钳位吸收器禁用

红线：SR1漏极，5 V/div
蓝线：SR2漏极；5 V/div
绿线：吸收器PWM，5 V/div




图15. 有源钳位吸收器使能

红线：SR1漏极，5 V/div
蓝线：SR2漏极；5 V/div
绿线：吸收器PWM，5 V/div







图16. 有源钳位吸收器条件下软启动期间的SR漏极波形

黄线：吸收器FET栅极-源极电压，5 V/div
红线：SR1漏极，10 V/div
蓝线：SR2漏极，10 V/div
绿线：输出电压，2 V/div





图17. 有源钳位吸收器条件下软启动期间的SR漏极波形

黄线：吸收器FET栅极-源极电压，5 V/div
红线：SR1漏极，10 V/div
蓝线：SR2漏极，10 V/div
绿线：输出电压，2 V/div





图18. 短路测试过程中的SR漏极电压

黄线：负载电流，5 A/div
红线：SR1漏极，10 V/div
蓝线：SR2漏极，10 V/div
绿线：输出电压，2 V/div




布局考虑
图8所示为上述半桥拓扑结构的布局。关键点是通过缩短环路或将其限制在较窄区域，减小钳位环路的寄生电感。否则会降低钳位的有效性，并在钳位周期内导致高频振铃。




图19. 有源钳位吸收器布局

一周热门 更多>